(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



- 1 CHAN THE REAL OF THE REAL PROPERTY OF THE REAL PROPERTY OF THE PROPERTY OF

(43) 国際公開日 2003 年12 月24 日 (24.12.2003)

PCT

(10) 国際公開番号 WO 03/107431 A1

(51) 国際特許分類7:

29/872, 21/338, 29/812, 29/778

H01L 29/47,

(71) 出願人 (米国を除く全ての指定国について): 日本電気 株式会社 (NEC CORPORATION) [JP/JP]; 〒108-8001 東京都港区 芝五丁目 7番 1号 Tokyo (JP).

(21) 国際出願番号:

PCT/JP03/07676

(22) 国際出願日:

2003 年6 月17 日 (17.06.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2002-175243

2002年6月17日(17.06.2002) JI


(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 安藤 裕二 (ANDO,Yuji) [JP/JP]; 〒108-8001 東京都 港区 芝五 丁目 7番 1 号 日本電気株式会社内 Tokyo (JP). 宮本 広信 (MIYAMOTO,Hironobu) [JP/JP]; 〒108-8001 東京都 港区 芝五丁目 7番 1 号 日本電気株式会社内 Tokyo (JP). 岡本 康宏 (OKAMOTO,Yasuhiro) [JP/JP]; 〒108-8001 東京都 港区 芝五丁目 7番 1 号日本電気株式会社内 Tokyo (JP). 笠原 健資 (KASA-HARA,Kensuke) [JP/JP]; 〒108-8001 東京都 港区 芝

/毓葉有]

(54) Title: SEMICONDUCTOR DEVICE HAVING SCHOTTKY JUNCTION ELECTRODE

(54) 発明の名称: ショットキー接合電極を有する半導体装置



6S...SOURCE ELECTRODE

6D...DRAIN ELECTRODE

173...Au LAYER

172...Mo LAYER

171...Ni LAYER

WO 03/107431 A1

14...Al Gan ELECTRON SUPPLY LAYER

13...Gan CHANNEL LAYER

12...AIN BUFFER LAYER

11...SAPPHIRE SUBSTRATE

(57) Abstract: A GaN semiconductor device improved in the heat resistance of a Schottky junction electrode and excellent in power performance and reliability. A semiconductor device having a Schottky gate electrode (17) in contact with an AlGaN electron supply layer (14), wherein the gate electrode (17) has a laminate structure consisting of a first metal layer (171) formed of any one of Ni, Pt, Pd, a second metal layer (172) formed of any one of Mo, Pt, W, Ti, Ta, MoSi, PtSi, WSi, TiSi, TaSi, MoN, WN, TiN, TaN, and a third metal layer formed of any one of Au, Cu, Al, The second metal layer, consisting of a material having a high melting point, acts as a barrier against the mutual diffusion between a first-metal-layer metal and a third-metal-layer metal to restrict gate characteristics deterioration due to a high-temperature operation. first-metal-layer metal in contact with the AlGaN electron supply layer (14) has a large work function to thereby provide a high Schottky barrier and hence a good Schottky contact.

(57) 要約: ショットキー接合電極の耐熱性を改善し、パワー性能、信頼性に優れたGaN系半導体装置を提供する。AIGaN電子供給層14に接触したショットキー性のゲート電極17を有する半導体装置において、ゲート電極17をNi、Pt、Pdの何れかにより形成された第1金属層171、Mo、Pt、W、Ti、Ta、MoSi、PtSi、WSi、TiSi、TaSi、

MoN、WN、TiN、TaNの何れかにより形成された第2金属層172、Au、Cu、AI、Ptの何れ

五丁目7番1号日本電気株式会社内 Tokyo (JP). 中山 達峰 (NAKAYAMA, Tatsuo) [JP/JP]; 〒108-8001 東京都港区 芝五丁目7番1号日本電気株式会社内 Tokyo (JP). 葛原 正明 (KUZUHARA, Masaaki) [JP/JP]; 〒108-8001 東京都港区 芝五丁目7番1号日本電気株式会社内 Tokyo (JP).

- (74) 代理人: 浜田 治雄 (HAMADA,Haruo); 〒107-0062 東京都 港区 南青山 3 丁目 4 番 1 2 号 知恵の館 Tokyo (JP).
- (81) 指定国 (国内): CN, US.

添付公開書類:

— 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

明細書

ショットキー接合電極を有する半導体装置

技術分野

本発明は、GaNを主材料として含む、マイクロ波帯で使用される高出力半 導体装置に関し、特に、耐熱性、パワー性能に優れた半導体装置に用いるショットキー接合電極に関するものである。

本発明に関する現時点での技術水準をより十分に説明する目的で、本願で引用され或いは特定される特許、特許出願、特許公報、科学論文等の全てを、ここに、参照することでそれらの全ての説明を取り入れる。

背景技術

図1は、従来のショットキー接合電極を有する半導体装置の部分縦断面図である。この半導体装置は、例えば、ミシュラ(U. K. Mishra)らにより、文献アイ・イー・イー・イー・トランザクションズ・オン・マイクロウェーブ・セオリー・アンド・テクニクス(IEEE Trans. Microwave Theory Tech.)、第46巻、第6号、756頁、1998年に報告されている。

図1に示すように、半導体装置は、ヘテロ接合電界効果トランジスタであり、サファイア基板上に形成された複数の窒化物系化合物半導体層の多層構造を有している。具体的には、サファイア基板 6 1 上に、窒化アルミニウム(A 1 N)からなるバッファ層 6 2、窒化ガリウム(G a N)チャネル層 6 3、窒化アルミニウム・ガリウム(A 1 G a N)電子供給層 6 4が順次形成されて、該サファイア基板 6 1 上に窒化物系化合物半導体の積層体を構成している。

そして、AIGaN電子供給層64に接してソース電極6S及びドレイン電極6Dが形成され、これらソース電極6S及びドレイン電極6DはAIGaN電子供給層64とのオーム性接触がとられている。さらに、ソース電極6S及

びドレイン電極6Dとは離間し、且つ、A1GaN電子供給層64に接するようゲート電極67が形成され、ゲート電極67はA1GaN電子供給層64とのショットキー性接触がとられている。すなわち、ゲート電極67は、ショットキーゲート電極である。ここでゲート電極67は、A1GaN電子供給層64に接するNi層671と、該Ni層671に接するAu層672との2層積層構造からなる。

GaN、AlGaN等のGaN系半導体のショットキー界面においては、フェルミレベルのピニングの影響が小さいため、障壁高さ(φB)が金属の仕事関数 (Wm) と半導体の電子親和力 (χs) の差で決定される。

$\phi B = Wm - \chi s \qquad \cdot \cdot \cdot (1)$

このため、従来技術による半導体装置のショットキー接合電極67は、A1GaN層64に接し、且つ、仕事関数が大きい金属、例えば、Ni、Pt、Pd等からなる金属層671で構成していた。また、Au層672は、電極の抵抗を低減するためにこの金属層671上に形成される。

Ni、Pt、Pdでショットキー接合電極 67を構成すると、高いショットキー障壁が得られる反面、例えば、Niは転移点が約353℃と低いなど、熱的に不安定であるという問題がある。 $GaNを主たる材料とする半導体装置では、高電流密度(<math>\sim1A/mm$)及び高耐圧($\sim100V$)が得られるため、高電力密度($1\sim10W/mm$)での動作が可能になる。そのような動作状態では、自己発熱に伴いゲート電極近傍の温度が400℃以上まで上昇するため、GaN系半導体とのショットキー性接触をとるNi、Pt、Pdの熱拡散および、Ni、Pt、Pdと金属層 672を構成するAuとの間の合金化反応が顕著であった。

このことを確認するために、図1に示す従来の半導体装置に対し、500 の温度で15分間熱処理を施した。図2は、図1に示す半導体装置の熱処理前及び熱処理後に測定した逆方向ゲート電流一電圧特性を示す図である。図2 では、縦軸にゲート電流(A/mm)を示し、横軸にゲートードレイン電圧(V)を示す。図2によると、図1に示す従来の半導体装置では熱処理によりゲート

ードレイン電圧に対する逆方向ゲート電流が1桁程度上昇することが確認された。

さらに、オージェ分光分析を用いて、図1に示す従来の半導体装置の熱処理 前及び熱処理後における構成元素の深さ方向分布を調べた。図3は、図1に示 す従来の半導体装置の熱処理前のオージェ・プロファイルを示す図である。図 4は、図1に示す従来の半導体装置の熱処理後のオージェ・プロファイルを示 す図である。図3及び図4では、縦軸にオージェ強度(a. u.)を示し、横軸 にスパッタ時間(分)を示す。図3と図4とを比較することで、図1に示す従 来の半導体装置では500℃の熱処理によりNiとAuの相互拡散が生じるこ とが確認された。従って、図2に示すように熱処理により逆方向ゲート電流が 増加したのは、図3と図4とに示すようにNiとAuの相互拡散が生じ、これ によりNiとAuの合金化が促進され、NiAu合金の仕事関数がNiの仕事 関数より小さいためにAlGaN電子供給層64との界面のショットキー障壁 が低下したものと考えられる。また、高温ではショットキー接合電極671を 構成するNiのAlGaN電子供給層64への熱拡散が生じ、深い準位が形成 されて、素子特性が不安定になるという問題があった。

発明の開示

本発明は、上述した従来技術の問題点に鑑みてなされたものである。従って、本発明の目的は、ショットキー接合電極の耐熱性を向上させ、電力性能、信頼性に優れたGaNを主材料とする半導体装置を提供することにある。

本発明の第一の側面は、 Ga_VAl_{1-V} (但し、 $0 \le v \le 1$) を III 族側元素の主成分としNをV族側元素の主成分とする化合物半導体からなる半導体層と、該半導体層に接触するショットキー接合金属層とを含む半導体装置であって、前記ショットキー接合金属層は、前記半導体層に接触する第1金属層と、該第1金属層に接触する第2金属層と、該第2金属層に接触する第3金属層とを含む積層構造からなり、前記第2金属層は、前記第1金属層及び前記第3金属層より融点が高い金属材料からなり、前記第3金属層は、前記第1金属層及

び前記第2金属層より抵抗率が低い金属材料からなる半導体装置である。

前記第1金属層は、Ni、Pt、Pd、NizSil-z、PtzSil-z、PdzSil-z、NizNl-z、PdzNl-z(但し、0<zなりなる群から選択されたいずれかの金属材料で構成してもよく、前記第2金属層は、Mo、Pt、W、Ti、Ta、MoxSil-x、PtxSil-x、WxSil-x、TixSil-x、TaxSil-x、MoxNl-x、WxNl-x、TixNl-x、TaxNl-x(但し、0<x<l)よりなる群から選択されたいずれかの金属材料で構成してもよい。更に、前記第3金属層は、Au、Cu、Al、Ptよりなる群から選択されたいずれかの金属材料で構成してもよい。で構成してもよい。

好ましくは、前記第1金属層は、Ni_Z1Si_{1-Z}1 (但し、0.4 \le z 1 \le 0.75)、Pt_Z2Si_{1-Z}2 (但し、0.5 \le z 2 \le 0.75)、Pd_Z3Si_{1-Z}3 (但し、0.5 \le z 3 \le 0.85)、Ni_Z4N_{1-Z}4 (但し、0.5 \le z 4 \le 0.85)、Pd_Z5N_{1-Z}5 (但し、0.5 \le z 5 \le 0.85) よりなる群から選択されたいずれかの金属材料で構成してもよく、前記第2金属層は、Mo、Pt、W、Ti、Ta、Mo_XSi_{1-X}、Pt_XSi_{1-X}、W_XSi_{1-X}、Ti_XSi_{1-X}、Ta_XSi_{1-X}、Mo_XN_{1-X}、W_XN_{1-X}、Ti_XN_{1-X}、Ta_XN_{1-X}(但し、0 <x<1) よりなる群から選択されたいずれかの金属材料で構成してもよい。更に、前記第3金属層は、Au、Cu、Al、Ptよりなる群から選択されたいずれかの金属材料で構成してもよい。

前記第1金属層は、前記第2金属層より仕事関数が大きい金属材料から構成 し得る。更に、前記第1金属層は、前記第2金属層に加え前記第3金属層より 仕事関数が大きい金属材料から構成し得る。

前記第2金属層の融点は、好ましくは1000℃以上、より好ましくは15 00℃以上である。

前記半導体層は、基板上に形成された複数の化合物半導体層からなる多層構造上に形成されてもよい。

前記基板は、サファイヤ基板、SiC基板、GaN基板よりなる群から選択されたいずれかの基板から構成し得る。

前記半導体層は、 $A l_u G a_{1-u} N B$ (但し、 $0 \le u \le 1$)で構成し得る。 前記半導体層は、G a N系化合物半導体チャネル層上に形成されたG a N系化合物半導体電子供給層で構成し得る。

前記GaN系化合物半導体チャネル層はGaN及びInGaNよりなる群から選択される化合物半導体で構成し、前記GaN系化合物半導体電子供給層はAlGaNで構成し得る。

前記半導体層は、GaN系化合物半導体電子供給層上に形成されたGaN系化合物半導体チャネル層で構成し得る。

前記GaN系化合物半導体チャネル層はGaN及びInGaNよりなる群から選択される化合物半導体で構成し、前記GaN系化合物半導体電子供給層はAIGaNで構成し得る。

前記半導体層は、n型GaNチャネル層で構成し得る。

本発明の第二の側面は、 Ga_VAl_{1-V} (但し、 $0 \le V \le 1$) を III 族側元素の主成分としNをV族側元素の主成分とする化合物半導体からなる半導体層と、該半導体層に接触するショットキー接合金属層とを含む半導体装置であって、前記ショットキー接合金属層は、前記半導体層に接触する第1金属層と、該第1金属層に接触する第2金属層とを含む積層構造からなり、前記第1金属層は、前記第2金属層より融点が高い金属材料からなり、前記第2金属層は、前記第1金属層より抵抗率が低い金属材料からなる半導体装置である。

前記第1金属層は、NiySil-y、PtySil-y、PdySil-y、NiyNl-y、PdyNl-y(但し、0<y<1)よりなる群から選択されたいずれかの金属材料で構成し得る。更に、前記第2金属層は、Au、Cu、Al、Ptよりなる群から選択されたいずれかの金属材料で構成し得る。より好ましくは、前記第1金属層は、NiylSil-yl(但し、0.4 \leq yl \leq 0.75)、Pty2Sil-y2(但し、0.5 \leq y2 \leq 70.5)、Pdy3Sil-y3(但し、0.5 \leq y3 \leq 0.85)、Niy4Nl-y

4(但し、 $0.5 \le y4 \le 0.85$)、 $Pd_{y5}N_{1-y5}$ (但し、 $0.5 \le y5 \le 0.85$)よりなる群から選択されたいずれかの金属材料で構成し得る。 更に、前記第2金属層は、Au、Cu、Al、Ptよりなる群から選択されたいずれかの金属材料で構成し得る。

前記第1金属層は、前記第2金属層より仕事関数が大きい金属材料から構成 し得る。

前記第1金属層の融点は、好ましくは1000 \mathbb{C} 以上、より好ましくは1500 \mathbb{C} 以上である。

前記半導体層は、基板上に形成された複数の化合物半導体層からなる多層構造上に形成し得る。

前記基板は、サファイヤ基板、SiC基板、GaN基板よりなる群から選択されたいずれかの基板から構成し得る。

前記半導体層は、 $Al_uGa_{1-u}N$ 層(但し、 $0 \le u \le 1$)で構成し得る。前記半導体層は、GaN系化合物半導体チャネル層上に形成されたGaN系化合物半導体電子供給層で構成し得る。

前記GaN系化合物半導体チャネル層はGaN及びInGaNよりなる群から選択される化合物半導体で構成し、前記GaN系化合物半導体電子供給層はAlGaNで構成し得る。

前記半導体層は、GaN系化合物半導体電子供給層上に形成されたGaN系化合物半導体チャネル層で構成し得る。

前記GaN系化合物半導体チャネル層はGaN及びInGaNよりなる群から選択される化合物半導体で構成し、前記GaN系化合物半導体電子供給層はAlGaNで構成し得る。

前記半導体層は、n型GaNチャネル層で構成し得る。

本発明の第三の側面は、 Ga_VAl_{1-V} (但し、 $0 \le v \le 1$) を III 族側元素の主成分としNをV族側元素の主成分とする化合物半導体からなる半導体層と、該半導体層に接触するショットキー接合電極とを含む半導体装置であって、前記ショットキー接合電極は、前記半導体層に接触する第1金属層と、該第1

金属層に接触する第2金属層と、該第2金属層に接触する第3金属層とを含む積層構造からなり、前記第1金属層は、Ni、Pt、Pd、Ni $_Z$ Si $_{1-Z}$ 、Pt $_Z$ Si $_{1-Z}$ 、Pd $_Z$ Si $_{1-Z}$ 、Ni $_Z$ N1 $_{1-Z}$ 、Pd $_Z$ N1 $_{1-Z}$ (但し、0<z<1) よりなる群から選択されたいずれかの金属材料からなり、前記第2金属層は、Mo、Pt、W、Ti、Ta、Mo $_X$ Si $_{1-X}$ 、Pt $_X$ Si $_{1-X}$ 、W $_X$ Si $_{1-X}$ 、Ti $_X$ Si $_{1-X}$ 、Ta $_X$ Si $_{1-X}$ 、Mo $_X$ N1 $_{1-X}$ 、W $_X$ N1 $_{1-X}$ 、Ti $_X$ N1 $_{1-X}$ 、Ta $_X$ N1 $_{1-X}$ (但し、0<x<1) よりなる群から選択されたいずれかの金属材料からなり、前記第3金属層は、Au、Cu、Al、Ptよりなる群から選択されたいずれかの金属材料からなる半導体装置である。

z 5 \leq 0. 8 5) よりなる群から選択されたいずれかの金属材料からなり、前記第 2 金属層は、M o、P t、W、T i、T a、M o $_X$ S i $_{1-x}$ 、P t $_X$ S i $_{1-x}$ 、 W_X S i $_{1-x}$ 、T i $_X$ S i $_{1-x}$ 、T a $_X$ S i $_{1-x}$ 、M o $_X$ N $_{1-x}$ 、T i $_X$ N $_{1-x}$ 、T a $_X$ N $_{1-x}$ (但し、0 < $_X$ < 1) よりなる群から選択されたいずれかの金属材料からなり、前記第 3 金属層は、A u、C u、A l、P t よりなる群から選択されたいずれかの金属材料からなる単導体装置である。

本発明の第六の側面は、 Ga_vAl_{1-v} (但し、 $0 \le v \le 1$) を III 族側元素の主成分としNをV族側元素の主成分とする化合物半導体からなる半導体層と、該半導体層に接触するショットキー接合電極とを含む半導体装置であって、前記ショットキー接合電極は、前記半導体層に接触する第 1 金属層と、該第 1 金属層に接触する第 2 金属層とを含む積層構造からなり、前記第 1 金属層は接触する第 2 金属層とを含む積層構造からなり、前記第 1 金属層は、 $Ni_{y1}Si_{1-y1}$ (但し、0 、 $4 \le y1 \le 0$ 、75) 、 $Pt_{y2}Si_{1-y2}$ (但し、0 、 $5 \le y2 \le 70$ 、5)、 $Pd_{y3}Si_{1-y3}$ (但し、0 、 $5 \le y3 \le 0$ 、85) 、 $Ni_{y4}N_{1-y4}$ (但し、0 、 $5 \le y4 \le 0$ 、85) 、 $Pd_{y5}N_{1-y5}$ (但し、0 、 $5 \le y5 \le 0$ 、85) よりなる群から選択されたいずれかの金属材料からなる半導体装置である。

図面の簡単な説明

図1は、従来のショットキー接合電極を有する半導体装置の部分縦断面図である。

図2は、図1に示す半導体装置の熱処理前及び熱処理後に測定した逆方向ゲート電流-電圧特性を示す図である。

図3は、図1に示す従来の半導体装置の熱処理前のオージェ・プロファイルを示す図である。

図4は、図1に示す従来の半導体装置の熱処理後のオージェ・プロファイルを示す図である。

図5は、本発明の第1の実施の形態におけるA1GaN/GaN系へテロ接合電界効果トランジスタの主要構造を示す部分縦断面図である。

図6は、本発明に係る第1の実施の形態における半導体装置の熱処理前及び 熱処理後の逆方向ゲート電流-電圧特性を示す図である。

図7は、従来技術の半導体装置と、本発明に係る第1の実施の形態における 半導体装置との、飽和出力密度のゲート幅依存性を示す特性図である。

図8は、本発明の第2の実施の形態におけるA1GaN/GaN系へテロ接合電界効果トランジスタの主要構造を示す部分縦断面図である。

図9は、本発明の第3の実施の形態におけるAlGaN/GaN系へテロ接合電界効果トランジスタの主要構造を示す部分縦断面図である。

図10は、本発明の第4の実施の形態におけるGaN系金属-半導体電界効果トランジスタの主要構造を示す部分縦断面図である。

図11は、本発明の第5の実施の形態におけるGaN系金属-半導体電界効果トランジスタの主要構造を示す部分縦断面図である。

図12は、本発明の第6の実施の形態におけるGaN系金属-半導体電界効果トランジスタの主要構造を示す部分縦断面図である。

図13は、本発明の第7の実施の形態におけるGaN/AlGaN系へテロ接合電界効果トランジスタの主要構造を示す部分縦断面図である。

図14は、本発明の第8の実施の形態におけるGaN/AlGaN系へテロ接合電界効果トランジスタの主要構造を示す部分縦断面図である。

図15は、本発明の第9の実施の形態におけるGaN/AlGaN系へテロ接合電界効果トランジスタの主要構造を示す部分縦断面図である。

発明を実施するための最良の形態

以下、図面を参照しながら実施の形態に則して発明の実施の形態を説明する。 (第1の実施の形態)

図5、図6および図7を参照して本発明の第1の実施の形態を説明する。

図5は、本発明の第1の実施の形態におけるAIGaN/GaN系ヘテロ接

合電界効果トランジスタ(Hetero-Junction Field Effect Transistor; HJFE T)の主要構造を示す部分縦断面図である。このトランジスタは、サファイア基板11上に形成される。図5において、該サファイア基板11上に、アンドープのA1Nバッファ層12が形成される。該アンドープのA1Nバッファ層12上にはアンドープのGaNチャネル層13が形成される。該アンドープのGaNチャネル層13上にはアンドープのA1GaN電子供給層14が形成される。そして、該A1GaN電子供給層14の上表面に接してソース電極6S及びドレイン電極6Dが形成される。該ソース電極6S及び該ドレイン電極6Dは、該A1GaN電子供給層14とのオーム性接触をとる。

さらに、該A1GaN電子供給層14の上表面に接してゲート電極17が形成される。該ゲート電極17は、ソース電極6S及びドレイン電極6Dから離間している。該ゲート電極17は、A1GaN電子供給層14とのショットキー性接触をとる。該ゲート電極17は3層積層構造を有する。すなわち、該3層積層構造は、該A1GaN電子供給層14の上表面に接するNi層171、該Ni層171の上表面に接するMo層172、及び該Mo層172の上表面に接するAu層173からなる。該Ni層171が、A1GaN電子供給層14とのショットキー性接触をとる。

更に、GaNとA1GaNの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、GaNチャネル層13中のA1GaN電子供給層14との界面近傍の領域には2次元電子ガスが形成される。ヘテロ接合電界効果トランジスタ(HJFET)は、ゲート電極17の電位で2次元電子ガスの濃度を変調することにより、トランジスタとして動作する。

この実施の形態の半導体装置は、以下のようにして作製することが可能である。(0001) 面を有するサファイア基板11上に、例えば分子線エピタキシャル成長(Molecular Beam Epitaxy; MBEと略する)法により、膜厚20nmの上記アンドープのA1Nバッファ層12、膜厚2 μ mのアンドープのGaNチャネル層13及び膜厚30nmのアンドープのA10.3Ga0.7 N電子供給層14を順次成長させる。

ここで、AlGaN & GaN & K は格子定数が異なるが、アンドープAlo.3G ao.7 N @ 14 の 膜 @ 30 n m は、転位発生の臨界 膜 厚以下である。

次に、A1GaN電子供給層14上には、例えば、Ti/A1などの金属を蒸着、アロイ処理することにより、ソース電極6S、ドレイン電極6Dをそれぞれ形成し、これらソース電極6S及びドレイン電極6Dは、A1GaN電子供給層14とのオーム性接触をとる。最後に、A1GaN電子供給層14上に、例えば、蒸着・リフトオフ法により、次に示す順序および膜厚で金属層を順次形成し、ショットキーゲート電極17を形成する。A1GaN電子供給層14上に、厚さ15nmのNiからなる第1金属層171を形成し、該第1金属層171上に、厚さ15nmのMoからなる第2金属層172を形成し、該第2金属層172上に、厚さ200nmのAuからなる第3金属層173を形成する。このようにして、図5に示す半導体装置を作製し得る。

この実施の形態において重要な点は、ショットキーゲート電極17が、大きな仕事関数を有する金属であるNiからなる第1金属層171、高い融点を有する金属であるMoからなる第2金属層172、及び低抵抗率を有する金属であるAuからなる第3金属層173の3層積層構造からなることである。すなわち、半導体層とショットキーゲート電極17との界面に高いショットキー障壁を形成するために、第1金属層171は大きな仕事関数を有する金属で構成し、一方、ショットキーゲート電極17の抵抗を低減するため、第3金属層173は低抵抗率を有する金属で構成する。そして、第1金属層171の金属と第3金属層173の金属との間における高温での相互拡散を防止するため、第1金属層171と第3金属層173との間に、高い融点を有する金属で構成する第2金属層172を介在させる。これにより、ショットキーゲート電極17が高いショットキー障壁及び低い抵抗を有するだけでなく高い耐熱性を有することで、該半導体装置の高温特性の向上及び高電力性能の向上を可能にする。

すなわち、第1金属層171の金属材料であるNi及び第3金属層173の金属材料であるAuと比較しても、第2金属層172の金属材料であるMoは、その融点が約2630 Cと高いため、NiとAuの相互拡散に対するバリヤ層

として働く。換言すると、第1金属層171と第3金属層173との間に介在 する第2金属層172が、第1金属層171と第3金属層173より高い融点 を有するため、ショットキーゲート電極17が高温になった際でも、第1金属 層171の金属と第3金属層173の金属との間の相互拡散が抑制され、よっ てこれら金属間の合金化が抑制される。第1金属層171は仕事関数が大きい 金属で構成されるが、前述のように合金化の抑制により、高温においてもA1 GaN電子供給層14と第1金属層171との界面のショットキー障壁の低下 を抑制することができ、高温においても逆方向ゲート電流の増加を抑制するこ とができる。このため、高温においてもゲートリーク電流が抑制され、ショッ トキーゲート電極17の耐熱性が向上し、その結果、素子の信頼性が向上した。 また、A1GaN電子供給層14に接する第1金属層171を構成するNi は、仕事関数が約4.6 e V と大きいため、ショットキー障壁が高く、良好な ショットキー接触が得られる。更に、第3金属層173を構成するAuは抵抗 率が低い。従って、ショットキーゲート電極17が高いショットキー障壁及び 低い抵抗を有するだけでなく高い耐熱性を有することで、該半導体装置の高温 特性の向上及び高電力性能の向上を可能にする。

前述のことを検証するため、本実施の形態における半導体装置に対して500℃の温度で15分間熱処理を施した。そして熱処理前及び熱処理後の半導体装置の逆方向ゲート電流一電圧特性を測定した。図6は、本発明に係る第1の実施の形態における半導体装置の熱処理前及び熱処理後の逆方向ゲート電流一電圧特性を示す図である。図6において、縦軸にゲート電流(A/mm)を示し、横軸にゲートードレイン電圧(V)を示す。破線は熱処理前の逆方向ゲート電流一電圧特性を示し、実線は熱処理後の逆方向ゲート電流一電圧特性を示す。熱処理前と熱処理後で逆方向ゲート電流の変化は殆ど見られず、すなわち融点の高いMo層をNi層とAu層との間に挿入することで、ショットキーゲート電極17の耐熱性の向上の効果が確認された。

図7は、従来技術の半導体装置と、本発明に係る第1の実施の形態における 半導体装置との、飽和出力密度のゲート幅依存性を示す特性図である。図7の 縦軸に飽和電力(W/mm)を示し、横軸に半導体装置のゲート幅(mm)を示す。破線は従来技術の半導体装置の飽和出力密度のゲート幅依存性を示し、実線は本実施の形態の半導体装置の飽和出力密度のゲート幅依存性を示す。従来技術において、ゲート幅が32mm以上の大型素子では、自己発熱による飽和出力密度の大幅な低下が観測された。一方、この実施の形態ではゲート幅の増加に伴う出力密度の低下は小さく、ショットキーゲート電極の耐熱性向上によるパワー性能の改善が確認された。

本実施の形態では、第2金属層172を構成する高融点を有する金属元素の一典型例としてMoを例示したが、例えば他の高融点を有する金属元素でMoを置換しても上記効果が得られる。第2金属層172を構成する高融点を有する金属元素の他の典型例は、Pt、W、Ti及びTaを含むが必ずしもこれらに限定されるものではない。すなわち、Moからなる第2金属層172を、Pt層、W層、Ti層、Ta層のいずれかで置換し得る。

前述した高融点を有する金属元素に代え、第2金属層172を構成する金属材料として、高融点を有し且つ熱的に安定な金属珪化物や金属窒化物等の金属間化合物で置換しても上記効果と同様な効果が得られる。例えば、第2金属層172を構成し得る金属材料として、 Mo_XSi_{1-x} 層(但し、0<x<1)、 Pt_XSi_{1-x} 層(但し、0<x<1)、 W_XSi_{1-x} 層(但し、0<x<1)、 Ti_XSi_{1-x} 層(但し、0<x<1)、 Ta_XSi_{1-x} 層(但し、0<x<1)、 Ta_XSi_{1-x} 層(但し、0<x<1)、 Ta_XSi_{1-x} 層(但し、0<x<1)、 Ta_XSi_{1-x} 層(但し、0<x<1)、 Ta_XSi_{1-x} 層(但し、0<x<1)、 Ta_XSi_{1-x} (但し、0<x<1)、 Ta_XSi_{1-x} (但)、 Ta_XSi_{1-x}

更に、本実施の形態では、第1金属層171を構成する高い仕事関数を有する金属元素の一典型例としてNiを例示したが、例えば他の高い仕事関数を有する金属元素でNiを置換しても上記効果が得られる。第1金属層171を構

更に、本実施の形態では、第3金属層173を構成する低い抵抗率を有する金属元素の一典型例としてAuを例示したが、例えば他の低い抵抗率を有する金属元素でAuを置換しても上記効果が得られる。第3金属層173を構成する低い抵抗率を有する金属元素の他の典型例は、Cu、Al、Ptを含むが必ずしもこれらに限定されるものではない。すなわち、Auからなる第3金属層173をCu層、Al層、Pt層のいずれかで置換し得る。尚、第3金属層173は、前述したようにショットキーゲート電極の抵抗を低減するために設けられる層であるため、この目的に適合する限りその材料等の制限は必要ない。

更に、本実施の形態を、ソース電極、ゲート電極、ドレイン電極が同一半導体層上に形成されたプレーナ構造を有する半導体装置を例にとって説明したが、他の構造を有する半導体装置にショットキー接合電極に上記構造を適用しても、上記効果と同様の効果を得ることが可能である。プレーナ構造以外の他の構造の典型例として、ソース電極およびドレイン電極の下に選択的にN形半導体からなるキャップ層が形成されたリセス構造であってもよく、また、ゲート電極

がGaN、AlGaN等の半導体層内に埋め込まれた埋め込みゲート構造であってもよい。

(第2の実施の形態)

次に、図8を参照して本発明の第2の実施の形態を説明する。

aN電子供給層24とのオーム性接触をとる。

調することにより、トランジスタとして動作する。

図8は、本発明の第2の実施の形態におけるA1GaN/GaN系へテロ接合電界効果トランジスタ(HJFET)の主要構造を示す部分縦断面図である。このトランジスタは、サファイア基板21上に形成される。図8において、該サファイア基板21上に、膜厚20nmのアンドープのA1Nバッファ層22が形成され、該A1Nバッファ層22上に膜厚2μmのアンドープのGaNチャネル層23が形成され、該GaNチャネル層23上に膜厚30nmのアンドープA10.3Ga0.7NからなるA1GaN電子供給層24が形成される。A1GaN電子供給層24の上表面に接してソース電極6S及びドレイン電極6Dが形成される。該ソース電極6S及び該ドレイン電極6Dは、該A1G

さらにA1GaN電子供給層24の上表面に接してゲート電極27が形成される。該ゲート電極27は、ソース電極6S及びドレイン電極6Dから離間している。該ゲート電極27は、A1GaN電子供給層24とのショットキー性接触をとる。該ゲート電極27は2層積層構造を有する。すなわち、該2層積層構造は、該A1GaN電子供給層14の上表面に接し膜厚15nmのNi0.7 Si0.3層271からなる第1金属層と、該第1金属層の上表面に接し膜厚200nmのAu層272からなる第2金属層とからなる。該Ni0.7 Si0.3層271がA1GaN電子供給層24とのショットキー性接触をとる。更に、GaNとA1GaNで電子供給層24とのショットキー性接触をとる。更に、GaNとA1GaNの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、GaNチャネル層23中のA1GaN電子供給層24との界面近傍の領域には2次元電子ガスが形成される。ヘテロ接合電界効果トラ

ンジスタ (HJFET) は、ゲート電極27の電位で2次元電子ガス濃度を変

この実施の形態において重要な点は、ショットキーゲート電極 27が、大きな仕事関数を有し且つ高い融点を有する金属材料として、 Ni_ySi_{1-y} (但し、0 < y < 1)からなる第 1 金属層 271 及び低抵抗率を有する金属であるAuからなる第 2 金属層 272 の 2 層積層構造からなることである。金属珪化物の一例である Ni_ySi_{1-y} (但し、0 < y < 1)はNi-Si間の結合力が強いため、Ni 単体よりも高温で安定である。好ましくは、0 . $4 \le y \le 0$. 75 である。特に、0 . $65 \le y \le 0$. 75 の場合には、融点が約 120 0 \mathbb{C} 以上と非常に高く、また、Ni と比較して抵抗率増加も小さくより好ましい。このため、高温においてもショットキーゲート電極 27 が接触する半導体層への第 1 金属層 271 の金属の熱拡散が抑制される。更に、第 2 金属層 272 の金属と第 1 金属層 271 の金属との間における高温での相互拡散も抑制される。その結果、素子の信頼性が向上する。

すなわち、ショットキーゲート電極27の抵抗を低減するため、第2金属層272は低抵抗率を有する金属で構成する。一方、半導体層とショットキーゲート電極27との界面に高いショットキー障壁を形成すると共に、第2金属層272の金属との間における高温での相互拡散並びに第1金属層271が接触する半導体層への金属の熱拡散を抑制するため、第1金属層271は、大きな仕事関数を有し且つ高い融点を有する金属で構成する。これにより、ショットキーゲート電極27が高いショットキー障壁及び低い抵抗を有するだけでなく高い耐熱性を有することで、該半導体装置の高温特性の向上及び高電力性能の向上を可能にする。

すなわち、第1金属層271の金属材料であるNiSiは、第2金属層272の金属材料であるAuと比較しても、その融点が高いため、NiSiとAuの相互拡散が抑制されると共に第1金属層271が接触する半導体層への金属の熱拡散が抑制される。換言すると、第1金属層271が、大きな仕事関数を有し且つ高い融点を有する金属で構成されるため、半導体層とショットキーゲート電極27との界面に高いショットキー障壁を形成だけでなく、ショットキーゲート電極27が高温になった際でも、第1金属層271の金属と第2金属

層272の金属との間の相互拡散が抑制され、よって、これら金属間の合金化が抑制される。更に第1金属層271が接触する半導体層への金属の熱拡散が抑制される。第1金属層271は仕事関数が大きい金属で構成されるが、前述のように合金化の抑制により、高温においてもA1GaN電子供給層24と第1金属層271との界面のショットキー障壁の低下を抑制することができ、高温においても逆方向ゲート電流の増加を抑制することができる。このため、高温においてもゲートリーク電流が抑制され、ショットキーゲート電極27の耐熱性が向上し、その結果、素子の信頼性が向上する。従って、ショットキーゲート電極27が高いショットキー障壁及び低い抵抗を有するだけでなく高い耐熱性を有することで、該半導体装置の高温特性の向上及び高電力性能の向上を可能にする。

本実施の形態では、第1金属層 2 7 1 を構成する高い仕事関数と高融点とを有する金属間化合物の一典型例としてN i S i を例示したが、例えば他の高い仕事関数と高融点とを有する金属間化合物でN i S i を置換しても上記効果が得られる。第1金属層 2 7 1 を構成する高い仕事関数と高融点とを有する金属間化合物の他の典型例は、P t S i、P d S i、N i N、P d N等の他の金属 建化物或いは金属窒化物を含むが必ずしもこれらに限定されるものではない。 すなわち、第1金属層 2 7 1 を構成するN i S i を、P t y S i 1-y (但し、0.5 \leq y \leq 0.75)、P d y S i 1-y (但し、0.5 \leq y \leq 0.85)、N i y N 1-y (但し、0.5 \leq y \leq 0.85)のいずれかで置換し得る。第1金属層 2 7 1 を構成する金属 理化物や金属窒化物等の金属間化合物の融点は、1000℃以上であれば、上記効果を得ることが可能である。尚、融点が1500℃以上であればより好ましい。

更に、本実施の形態では、第2金属層272を構成する低い抵抗率を有する 金属元素の一典型例としてAuを例示したが、例えば他の低い抵抗率を有する 金属元素でAuを置換しても上記効果が得られる。第2金属層272を構成す る低い抵抗率を有する金属元素の他の典型例は、Cu、Al、Ptを含むが必 ずしもこれらに限定されるものではない。すなわち、Auからなる第2金属層272をCu層、Al層、Pt層のいずれかで置換し得る。尚、第2金属層272は、前述したようにショットキーゲート電極の抵抗を低減するために設けられる層であるため、この目的に適合する限りその材料等の制限は必要ない。

更に、本実施の形態を、ソース電極、ゲート電極、ドレイン電極が同一半導体層上に形成されたプレーナ構造を有する半導体装置を例にとって説明したが、他の構造を有する半導体装置にショットキー接合電極に上記構造を適用しても、上記効果と同様の効果を得ることが可能である。プレーナ構造以外の他の構造の典型例として、ソース電極およびドレイン電極の下に選択的にN形半導体からなるキャップ層が形成されたリセス構造であってもよく、また、ゲート電極がGaN、AlGaN等の半導体層内に埋め込まれた埋め込みゲート構造であってもよい。

(第3の実施の形態)

次に、図9を参照して本発明の第3の実施の形態を説明する。

図9は、本発明の第3の実施の形態におけるA1GaN/GaN系へテロ接合電界効果トランジスタ(HJFET)の主要構造を示す部分縦断面図である。

このトランジスタは、SiC基板31上に形成される。図9において、該SiC基板31上に、アンドープのA1Nバッファ層32が形成され、該アンドープのA1Nバッファ層32上に膜厚2 μ mのアンドープのGaNバッファ層33が形成され、該アンドープのGaNバッファ層33上に膜厚15nmのアンドープIn0.1Ga0.9 NからなるInGaNチャネル層34が形成され、該InGaNチャネル層34上に膜厚40nmのアンドープA10.2Ga0.8 NからなるA1GaN電子供給層35が形成される。

A1GaN電子供給層35の上表面に接してソース電極6S及びドレイン電極6Dが形成される。該ソース電極6S及び該ドレイン電極6Dは、該A1GaN電子供給層35とのオーム性接触をとる。

更に、InGaNとAlGaNの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、InGaNチャネル層34中のAlGaN層35との界面近傍の領域には2次元電子ガスが形成される。ヘテロ接合電界効果トランジスタ(HJFET)は、ゲート電極37の電位で2次元電子ガス濃度を変調することにより、トランジスタとして動作する。

この実施の形態において重要な点は、ショットキーゲート電極 37が、大きな仕事関数を有し且つ高い融点を有する金属材料として、 Ni_ySi_{1-y} (但し、0<y<1) からなる第 1 金属層 371、第 1 金属層 371より更に高い融点を有する金属であるMoからなる第 2 金属層 372、及び低抵抗率を有す

る金属であるAuからなる第3金属層373の3層積層構造からなることである。すなわち、金属珪化物の一例であるNiySi $_{1-y}$ (但し、 $_{0}$ < $_{y}$ < $_{1}$)はNi-Si間の結合力が強いため、Ni単体よりも高温で安定である。好ましくは、 $_{0}$. $_{4}$ < $_{y}$ < $_{2}$ 0. $_{3}$ 0. $_{4}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0. $_{5}$ 0.

すなわち、ショットキーゲート電極37の抵抗を低減するため、第3金属層373は低抵抗率を有する金属で構成する。一方、半導体層とショットキーゲート電極37との界面に高いショットキー障壁を形成すると共に、第3金属層373の金属との間における高温での相互拡散並びに第1金属層371が接触する半導体層への金属の熱拡散を抑制するため、第1金属層371は、大きな仕事関数を有し目つ高い融点を有する金属で構成する。

加えて、第1金属層371の金属と第3金属層373の金属との間における高温での相互拡散を防止を更に確実にするため、第1金属層371と第3金属層373との間に、第1金属層371より更に高い融点を有する金属で構成する第2金属層372を介在させる。これにより、ショットキーゲート電極37が高いショットキー障壁及び低い抵抗を有するだけでなく非常に高い耐熱性を有することで、該半導体装置の高温特性の向上及び高電力性能の向上を可能にする。

すなわち、第1金属層371の金属材料であるNiSi及び第3金属層373の金属材料であるAuと比較しても、第2金属層372の金属材料であるMoは、その融点が約2630℃と高いため、NiとAuの相互拡散に対するバリヤ層として働く。換言すると、第1金属層371と第3金属層373との間に介在する第2金属層372が、第1金属層371と第3金属層373より高い融点を有するため、ショットキーゲート電極37が高温になった際でも、第

1金属層 3 7 1 の金属と第 3 金属層 3 7 3 の金属との間の相互拡散が抑制され、よってこれら金属間の合金化が抑制される。第 1 金属層 3 7 1 は仕事関数が大きい金属で構成されるが、前述のように合金化の抑制により、高温においても A 1 G a N電子供給層 3 5 と第 1 金属層 3 7 1 との界面のショットキー障壁の低下を抑制することができ、高温においても逆方向ゲート電流の増加を抑制することができる。このため、高温においてもゲートリーク電流が抑制され、ショットキーゲート電極 3 7 の耐熱性が向上し、その結果、素子の信頼性が向上した。従って、ショットキーゲート電極 3 7 が高いショットキー障壁及び低い抵抗を有するだけでなく高い耐熱性を有することで、該半導体装置の高温特性の向上及び高電力性能の向上を可能にする。

本実施の形態では、第1金属層371を構成する高い仕事関数と高融点とを有する金属間化合物の一典型例としてNiSiを例示したが、例えば他の高い仕事関数と高融点とを有する金属間化合物でNiSiを置換しても上記効果が得られる。第1金属層371を構成する高い仕事関数と高融点とを有する金属間化合物の他の典型例は、PtSi、PdSi、NiN、PdN等の他の金属 珪化物或いは金属窒化物を含むが必ずしもこれらに限定されるものではない。 すなわち、第1金属層371を構成するNiSiを、PtySi1-y(但し、0.5 \le y \le 0.75)、PdySi1-y(但し、0.5 \le y \le 0.85)、NiyN1-y(但し、0.5 \le y \le 0.85)、NiyN1-y(但し、0.5 \le y \le 0.85)のいずれかで置換し得る。第1金属層371を構成する金属 理化物や金属窒化物等の金属間化合物の融点は、1000℃以上であれば、上記効果を得ることが可能である。尚、融点が1500℃以上であればより好ましい。

本実施の形態では、第2金属層372を構成する高融点を有する金属元素の一典型例としてMoを例示したが、例えば他の高融点を有する金属元素でMoを置換しても上記効果が得られる。第2金属層372を構成する高融点を有する金属元素の他の典型例は、Pt、W、Ti及びTaを含むが必ずしもこれらに限定されるものではない。すなわち、Moからなる第2金属層372を、P

t 層、W層、Ti層、Ta層のいずれかで置換し得る。

前述した高融点を有する金属元素に代え、第2金属層372を構成する金属材料として、高融点を有し且つ熱的に安定な金属珪化物や金属窒化物等の金属間化合物で置換しても上記効果と同様な効果が得られる。例えば、第2金属層372を構成し得る金属材料として、 Mo_XSi_{1-X} 層(但し、0< x<1)、 Pt_XSi_{1-X} 層(但し、0< x<1)、 W_XSi_{1-X} 層(但し、0< x<1)、 Ti_XSi_{1-X} 層(但し、0< x<1)、 Ta_XSi_{1-X} (但し、0< x<1)、 Ta_XSi_{1-X} (但)、 Ta_XSi_{1-X} (但)、 Ta_XSi_{1-X} (但)、 Ta_XSi_{1-X} (但)、 Ta_XSi_{1-X} (但)、

更に、本実施の形態では、第3金属層373を構成する低い抵抗率を有する金属元素の一典型例としてAuを例示したが、例えば他の低い抵抗率を有する金属元素でAuを置換しても上記効果が得られる。第3金属層373を構成する低い抵抗率を有する金属元素の他の典型例は、Cu、Al、Ptを含むが必ずしもこれらに限定されるものではない。すなわち、Auからなる第3金属層373をCu層、Al層、Pt層のいずれかで置換し得る。尚、第3金属層373は、前述したようにショットキーゲート電極の抵抗を低減するために設けられる層であるため、この目的に適合する限りその材料等の制限は必要ない。

更に、本実施の形態においては、ショットキー接合電極が接触する半導体層がA1GaN層で構成されたが、GaN層、InA1N層、InGaN層、InA1GaN層、InA1GaN層、InA1GaN層、InA1GaN層、InA1GaN層とのショットキー接触をとるショットキー接合電極に上記構造を適用しても、上記効果と同様の効果を得ることが可能である。また、GaN層、A1GaN層、InA1N層、InGaN層、InA1GaN層、A1N層の内の少なくとも1層を含む超格子層とのショットキー接触をとるショットキー接合電極に上記構造を適用しても、上記効果と同様の効果を得

ることが可能である。すなわち、 Ga_VAl_{1-V} (但し、 $0 \le V \le 1$) を III 族側元素の主成分としNをV族側元素の主成分とする化合物半導体からなる半導体層とのショットキー接触をとるショットキー接合電極に上記構造を適用しても、上記効果と同様の効果を得ることが可能である。

更に、本実施の形態を、ソース電極、ゲート電極、ドレイン電極が同一半導体層上に形成されたプレーナ構造を有する半導体装置を例にとって説明したが、他の構造を有する半導体装置にショットキー接合電極に上記構造を適用しても、上記効果と同様の効果を得ることが可能である。プレーナ構造以外の他の構造の典型例として、ソース電極およびドレイン電極の下に選択的にN形半導体からなるキャップ層が形成されたリセス構造であってもよく、また、ゲート電極がGaN、A1GaN等の半導体層内に埋め込まれた埋め込みゲート構造であってもよい。

(第4の実施の形態)

次に、図10を参照して本発明の第4の実施の形態を説明する。

図10は、本発明の第4の実施の形態におけるGaN系金属-半導体電界効果トランジスタ(MESFET)の主要構造を示す部分縦断面図である。このトランジスタは、SiC基板41上に形成される。図10において、該SiC基板41上に、アンドープのAlNバッファ層42が形成され、該アンドープのAlNバッファ層42上に膜厚1 μ mのアンドープのGaNバッファ層43が形成され、該アンドープのGaNバッファ層43とに不純物濃度2×1017/Cm3 及び膜厚150nmのn型GaNチャネル層44が形成される。

n型GaNチャネル層44の上表面に接してソース電極6S及びドレイン電極6Dが形成される。該ソース電極6S及び該ドレイン電極6Dは、該n型GaNチャネル層44とのオーム性接触をとる。

さらに、n型GaNチャネル層44の上表面に接してゲート電極47が形成される。該ゲート電極47は、ソース電極6S及びドレイン電極6Dから離間している。該ゲート電極47は、n型GaNチャネル層44とのショットキー

n型GaNチャネル層 44中のゲート電極 47との界面近傍の領域には、空 乏層が形成される。金属一半導体電界効果トランジスタ(MESFET)は、ゲート電極 47 の電位で空乏層厚を変調することにより、トランジスタとして動作する。

本実施の形態では、チャネル層をn型GaNにより構成したが、これをn型InGaNに置き換えてもよい。

本実施の形態において、ゲート電極47の構造は、図5に示した第1の実施の形態におけるゲート電極構造17と同じである。換言すると、本実施の形態は、図5に示した第1の実施の形態におけるゲート電極構造17を、GaN系金属-半導体電界効果トランジスタ (MESFET) に適用したものである。したがって、第1の実施の形態で説明したのと同様の作用効果が得られる。

この実施の形態において重要な点は、ショットキーゲート電極47が、大きな仕事関数を有する金属であるNiからなる第1金属層471、高い融点を有する金属であるMoからなる第2金属層472、及び低抵抗率を有する金属であるAuからなる第3金属層473の3層積層構造からなることである。すなわち、半導体層とショットキーゲート電極47との界面に高いショットキー障壁を形成するために、第1金属層471は大きな仕事関数を有する金属で構成し、一方、ショットキーゲート電極47の抵抗を低減するため、第3金属層473は低抵抗率を有する金属で構成する。そして、第1金属層471の金属と第3金属層473の金属との間における高温での相互拡散を防止するため、第1金属層471と第3金属層473との間に、高い融点を有する金属で構成する第2金属層472を介在させる。これにより、ショットキーゲート電極47が高いショットキー障壁及び低い抵抗を有するだけでなく高い耐熱性を有する

ことで、該半導体装置の高温特性の向上及び高電力性能の向上を可能にする。

すなわち、第1金属層471の金属材料であるNi及び第3金属層473の 金属材料であるAuと比較しても、第2金属層472の金属材料であるMoは、 その融点が約2630℃と高いため、NiとAuの相互拡散に対するバリヤ層 として働く。換言すると、第1金属層471と第3金属層473との間に介在 する第2金属層472が、第1金属層471と第3金属層473より高い融点 を有するため、ショットキーゲート電極47が高温になった際でも、第1金属 層471の金属と第3金属層473の金属との間の相互拡散が抑制され、これ ら金属間の合金化が抑制される。第1金属層471は仕事関数が大きい金属で 構成されるが、前述のように合金化の抑制により、高温においてもn型GaN チャネル層44と第1金属層471との界面のショットキー障壁の低下を抑制 することができ、高温においても逆方向ゲート電流の増加を抑制することがで きる。このため、高温においてもゲートリーク電流が抑制され、ショットキー ゲート電極47の耐熱性が向上し、その結果、素子の信頼性が向上した。従っ て、ショットキーゲート電極47が高いショットキー障壁及び低い抵抗を有す るだけでなく高い耐熱性を有することで、該半導体装置の高温特性の向上及び 高電力性能の向上を可能にする。

本実施の形態では、第2金属層472を構成する高融点を有する金属元素の一典型例としてMoを例示したが、例えば他の高融点を有する金属元素でMoを置換しても上記効果が得られる。第2金属層472を構成する高融点を有する金属元素の他の典型例は、Pt、W、Ti及びTaを含むが必ずしもこれらに限定されるものではない。すなわち、Moからなる第2金属層472を、Pt層、W層、Ti層、Ta層のいずれかで置換し得る。

前述した高融点を有する金属元素に代え、第2金属層 472を構成する金属材料として、高融点を有し且つ熱的に安定な金属珪化物や金属窒化物等の金属間化合物で置換しても上記効果と同様な効果が得られる。例えば、第2金属層472を構成し得る金属材料として、 Mo_XSi_{1-X} 層(但し、0<x<x)、 Pt_XSi_{1-X} 層(但し、0<x<x)、 W_XSi_{1-X} 層(但し、0<x<x

1)、 Ti_XSi_{1-X} 層(但し、0<x<1)、 Ta_XSi_{1-X} 層(但し、0<x<1)、 Mo_XN_{1-X} 層(但し、0<x<1)、 W_XN_{1-X} 層(但し、0<x<1)、 Ti_XN_{1-X} 層(但し、0<x<1)、 Ta_XN_{1-X} 層(但し、0<x<1)、 Ta_XN_{1-X} 層(但し、0<x<1)。 Ta_XN_{1-X} 層(但し、0<x<1)。 Ta_XN_{1-X} 層(但し、0<x<1)。 Ta_XN_{1-X} 月(但し、0<x<1)。 Ta_XN_{1-X} 月(日本) Ta_XN_{1-X} 月

更に、本実施の形態では、第1金属層 471を構成する高い仕事関数を有する金属元素の一典型例としてNiを例示したが、例えば他の高い仕事関数を有する金属元素でNiを置換しても上記効果が得られる。第1金属層 471を構成する高い仕事関数を有する金属元素の他の典型例は、Pt及びPdを含むが必ずしもこれらに限定されるものではない。すなわち、Niからなる第1金属層 471を、Pt層及びPd層のいずれかで置換し得る。

更に、本実施の形態では、第3金属層473を構成する低い抵抗率を有する金属元素の一典型例としてAuを例示したが、例えば他の低い抵抗率を有する金属元素でAuを置換しても上記効果が得られる。第3金属層473を構成する低い抵抗率を有する金属元素の他の典型例は、Cu、Al、Ptを含むが必ずしもこれらに限定されるものではない。すなわち、Auからなる第3金属層473をCu層、Al層、Pt層のいずれかで置換し得る。尚、第3金属層473は、前述したようにショットキーゲート電極の抵抗を低減するために設けられる層であるため、この目的に適合する限りその材料等の制限は必要ない。

(第5の実施の形態)

次に、図11を参照して本発明の第5の実施の形態を説明する。

図11は、本発明の第5の実施の形態におけるGaN系金属-半導体電界効果トランジスタ (MESFET) の主要構造を示す部分縦断面図である。本実施の形態は、図10に示す第4の実施の形態におけるゲート電極47を、図8に示す第2の実施の形態におけるゲート電極27に置換した以外は、第4の実

施の形態におけるGaN系金属-半導体電界効果トランジスタ(MESFET)とその構造は同じである。従って、図8に示す第2の実施の形態におけるゲート電極構造27がもたらす前述の作用効果に関する詳細な説明を本実施の形態にも適用することで、重複説明を省略する。尚、ゲート電極構造27として置換できる他の金属材料の説明も本実施の形態に適用することで、重複説明を省略する。

(第6の実施の形態)

次に、図12を参照して本発明の第6の実施の形態を説明する。

図12は、本発明の第6の実施の形態におけるGaN系金属-半導体電界効果トランジスタ(MESFET)の主要構造を示す部分縦断面図である。本実施の形態は、図10に示す第4の実施の形態におけるゲート電極47を、図9に示す第3の実施の形態におけるゲート電極37に置換した以外は、第4の実施の形態におけるGaN系金属-半導体電界効果トランジスタ(MESFET)とその構造は同じである。従って、図9に示す第3の実施の形態におけるゲート電極構造37がもたらす前述の作用効果に関する詳細な説明を本実施の形態にも適用することで、重複説明を省略する。尚、ゲート電極構造37として置換できる他の金属材料の説明も本実施の形態に適用することで、重複説明を省略する。

(第7の実施の形態)

次に、図13を参照して本発明の第7の実施の形態を説明する。

図13は、本発明の第7の実施の形態におけるGaN/AlGaN系へテロ接合電界効果トランジスタ(HJFET)の主要構造を示す部分縦断面図である。このトランジスタは、GaN基板 51 上に形成される。図13において、該GaN基板 51 上にアンドープのAlNバッファ層 52が形成され、該アンドープのAlNバッファ層 52上に膜厚 1μ mのアンドープのGaNチャネル層 53が形成され、該アンドープのGaNチャネル層 53が形成され、該アンドープのGaNチャネル層 53が形成され、該アンドープのGaNチャネル層 53

 10^{18} /cm³ 及び膜厚30nmを有するn型Al0.2Ga0.8Nからなるn型AlGaN電子供給層54が形成され、該n型AlGaN電子供給層54上にアンドープのGaNチャネル層55が形成される。

GaNチャネル層55の上表面に接してソース電極6S及びドレイン電極6 Dが形成される。該ソース電極6S及び該ドレイン電極6Dは、該GaNチャネル層55とのオーム性接触をとる。

さらに、GaNチャネル層55の上表面に接してゲート電極57が形成される。該ゲート電極57は、ソース電極6S及びドレイン電極6Dから離間している。該ゲート電極57は、GaNチャネル層55とのショットキー性接触をとる。該ゲート電極57は2層積層構造を有する。すなわち、該2層積層構造は、該n型GaNチャネル層44の上表面に接するNi0.5Si0.5層571からなる第1金属層、及び該第1金属層の上表面に接するAu層572からなる第2金属層からなる。該Ni0.5Si0.5層571がGaNチャネル層55とのショットキー性接触をとる。

GaNチャネル層55中のA1GaN電子供給層54との界面近傍には、2次元電子ガスが形成される。ヘテロ接合電界効果トランジスタ(HJFET)は、ゲート電極57の電位で2次元電子ガス濃度を変調することにより、トランジスタとして動作する。

本実施の形態では、チャネル層をGaNにより構成したが、これをInGa Nに置き換えてもよい。

本実施の形態において、ゲート電極57の構造は、図8に示した第2の実施の形態におけるゲート電極構造27と同じである。換言すると、本実施の形態は、図8に示した第2の実施の形態におけるゲート電極構造27をGaN/A1GaN系へテロ接合電界効果トランジスタ(HJFET)に適用したものである。したがって、第1の実施の形態で説明したのと同様の作用効果が得られる。

この実施の形態において重要な点は、ショットキーゲート電極 5.7が、大きな仕事関数を有し且つ高い融点を有する金属材料として、 Ni_ySi_{1-y} (但

すなわち、ショットキーゲート電極57の抵抗を低減するため、第2金属層572は低抵抗率を有する金属で構成する。一方、半導体層とショットキーゲート電極57との界面に高いショットキー障壁を形成すると共に、第2金属層572の金属との間における高温での相互拡散並びに第1金属層571が接触する半導体層への金属の熱拡散を抑制するため、第1金属層571は、大きな仕事関数を有し且つ高い融点を有する金属で構成する。これにより、ショットキーゲート電極57が高いショットキー障壁及び低い抵抗を有するだけでなく高い耐熱性を有することで、該半導体装置の高温特性の向上及び高電力性能の向上を可能にする。

すなわち、第1金属層571の金属材料であるNiSiは、第2金属層572の金属材料であるAuと比較しても、その融点が高いため、NiSiとAuの相互拡散が抑制されると共に第1金属層571が接触する半導体層への金属の熱拡散が抑制される。換言すると、第1金属層571が、大きな仕事関数を有し且つ高い融点を有する金属で構成されるため、半導体層とショットキーゲート電極57との界面に高いショットキー障壁を形成だけでなく、ショットキーゲート電極57が高温になった際でも、第1金属層571の金属と第2金属層572の金属との間の相互拡散が抑制され、よって、これら金属間の合金化が抑制される。更に第1金属層571が接触する半導体層への金属の熱拡散が

抑制される。第1金属層571は仕事関数が大きい金属で構成されるが、前述のように合金化の抑制により、高温においてもGaNチャネル層55と第1金属層571との界面のショットキー障壁の低下を抑制することができ、高温においても逆方向ゲート電流の増加を抑制することができる。このため、高温においてもゲートリーク電流が抑制され、ショットキーゲート電極57の耐熱性が向上し、その結果、素子の信頼性が向上する。従って、ショットキーゲート電極27が高いショットキー障壁及び低い抵抗を有するだけでなく高い耐熱性を有することで、該半導体装置の高温特性の向上及び高電力性能の向上を可能にする。

本実施の形態では、第1金属層 5 7 1 を構成する高い仕事関数と高融点とを有する金属間化合物の一典型例としてNiSiを例示したが、例えば他の高い仕事関数と高融点とを有する金属間化合物でNiSiを置換しても上記効果が得られる。第1金属層 5 7 1 を構成する高い仕事関数と高融点とを有する金属間化合物の他の典型例は、PtSi、PdSi、NiN、PdN等の他の金属 珪化物或いは金属窒化物を含むが必ずしもこれらに限定されるものではない。 すなわち、第1金属層 5 7 1 を構成するNiSiを、PtySi1-y(但し、0.5 \leq y \leq 0.75)、PdySi1-y(但し、0.5 \leq y \leq 0.85)、NiyN1-y(但し、0.5 \leq y \leq 0.85)、PdyN1-y(但し、0.5 \leq y \leq 0.85)のいずれかで置換し得る。第1金属層 5 7 1 を構成する金属 理化物や金属窒化物等の金属間化合物の融点は、1000℃以上であれば、上記効果を得ることが可能である。尚、融点が1500℃以上であればより好ましい。

更に、本実施の形態では、第2金属層572を構成する低い抵抗率を有する金属元素の一典型例としてAuを例示したが、例えば他の低い抵抗率を有する金属元素でAuを置換しても上記効果が得られる。第2金属層572を構成する低い抵抗率を有する金属元素の他の典型例は、Cu、Al、Ptを含むが必ずしもこれらに限定されるものではない。すなわち、Auからなる第2金属層572をCu層、Al層、Pt層のいずれかで置換し得る。尚、第2金属層5

72は、前述したようにショットキーゲート電極の抵抗を低減するために設けられる層であるため、この目的に適合する限りその材料等の制限は必要ない。

(第8の実施の形態)

次に、図14を参照して本発明の第8の実施の形態を説明する。

図14は、本発明の第8の実施の形態におけるGaN/AlGaN系へテロ接合電界効果トランジスタ(HJFET)の主要構造を示す部分縦断面図である。本実施の形態は、図13に示す第7の実施の形態におけるゲート電極57を、図5に示す第1の実施の形態におけるゲート電極17に置換した以外は、第7の実施の形態におけるGaN/AlGaN系へテロ接合電界効果トランジスタ(HJFET)とその構造は同じである。従って、図5に示す第1の実施の形態におけるゲート電極構造17がもたらす前述の作用効果に関する詳細な説明を本実施の形態にも適用することで、重複説明を省略する。尚、ゲート電極構造17として置換できる他の金属材料の説明も本実施の形態に適用することで、重複説明を省略する。

(第9の実施の形態)

次に、図15を参照して本発明の第9の実施の形態を説明する。

図15は、本発明の第9の実施の形態におけるGaN/AlGaN系へテロ接合電界効果トランジスタ(HJFET)の主要構造を示す部分縦断面図である。本実施の形態は、図13に示す第7の実施の形態におけるゲート電極57を、図9に示す第3の実施の形態におけるゲート電極37に置換した以外は、第7の実施の形態におけるGaN/AlGaN系へテロ接合電界効果トランジスタ(HJFET)とその構造は同じである。従って、図9に示す第3の実施の形態におけるゲート電極構造37がもたらす前述の作用効果に関する詳細な説明を本実施の形態にも適用することで、重複説明を省略する。尚、ゲート電極構造37として置換できる他の金属材料の説明も本実施の形態に適用することで、重複説明を省略する。

以上、本発明によれば、GaN系半導体装置において、ショットキー接合電極をNi、Pt、Pdのいずれかにより形成される第1金属層、Mo、Pt、W、Ti、Ta、Mo $_X$ Si $_{1-x}$ 、Pt $_X$ Si $_{1-x}$ 、W $_X$ Si $_{1-x}$ 、Ti $_X$ Si $_{1-x}$ 、Ta $_X$ Si $_{1-x}$ 、Mo $_X$ N $_{1-x}$ 、W $_X$ N $_{1-x}$ 、Ti $_X$ N $_{1-x}$ 、Ta $_X$ N $_{1-x}$ (但し、0 < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x < x <

更に、ショットキー接合電極をNiySi1-y、PtySi1-y、PdySi1-y、PdySi1-y、NiyN1-y、PdyN1-y (但し、0<y<1) のいずれかにより形成される第1金属層、Au、Cu、Al、Ptの内のいずれかにより形成される第2金属層の2層積層構造により構成すれば、第1金属のGaN系半導体への熱拡散が抑制され、信頼性が向上する。このため、半導体装置の高温特性、電力性能に寄与するところ大である。

幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。

産業上の利用の可能性

前述説明により明らかなように、本発明の改良されたショットキー接合構造は、ショットキー接合を有するあらゆるGaN系化合物半導体装置に適用できるが、取分け、マイクロ波帯で使用される高出力半導体装置、特に、高い耐熱性及び優れたパワー性能が要求される半導体装置に適用することが好ましい。

請求の範囲

1. Ga_VAl_{1-V} (但し、 $0 \le v \le 1$) を III 族側元素の主成分としN を V 族側元素の主成分とする化合物半導体からなる半導体層と、該半導体層に接触するショットキー接合金属層とを含む半導体装置であって、

前記ショットキー接合金属層は、前記半導体層に接触する第1金属層と、該第1金属層に接触する第2金属層と、該第2金属層に接触する第3金属層とを含む積層構造からなり、

前記第2金属層は、前記第1金属層及び前記第3金属層より融点が高 い金属材料からなり、

前記第3金属層は、前記第1金属層及び前記第2金属層より抵抗率が 低い金属材料からなる半導体装置。

2. 前記第1金属層は、Ni、Pt、Pd、Ni $_z$ Si $_{1-z}$ 、Pt $_z$ Si $_{1-z}$ 、Pt $_z$ Si $_{1-z}$ 、Pd $_z$ Si $_{1-z}$ 、Ni $_z$ N $_{1-z}$ 、Pd $_z$ N $_{1-z}$ (但し、0 < z < 1)よりなる群から選択されたいずれかの金属材料からなり、

前記第2金属層は、Mo、Pt、W、Ti、Ta、Mo_XSi_{1-x}、Pt_XSi_{1-x}、W_XSi_{1-x}、Ti_XSi_{1-x}、Ta_XSi_{1-x}、Mo_XN_{1-x}、W_XN_{1-x}、Ti_XN_{1-x}、Ta_XN_{1-x} (但し、0 <x<1) よりなる群から選択されたいずれかの金属材料からなる請求項1に記載の半導体装置。

- 3. 前記第3金属層は、Au、Cu、Al、Ptよりなる群から選択されたいずれかの金属材料からなる請求項2に記載の半導体装置。
- 4. 前記第1金属層は、Ni_{z1}Si_{1-z1} (但し、0.4 \le z1 \le 0.75)、Pt_{z2}Si_{1-z2} (但し、0.5 \le z2 \le 0.75)、Pd_{z3}Si_{1-z3} (但し、0.5 \le z3 \le 0.85)、Ni_{z4}N_{1-z4} (但し、

WO 03/107431

0. $5 \le z \ 4 \le 0$. 85)、Pd_{z5}N_{1-z5}(但し、0. $5 \le z \ 5 \le 0$. 85)よりなる群から選択されたいずれかの金属材料からなり、

前記第2金属層は、Mo、Pt、W、Ti、Ta、Mo_XSi_{1-x}、Pt_XSi_{1-x}、W_XSi_{1-x}、Ti_XSi_{1-x}、Ta_XSi_{1-x}、Mo_XN_{1-x}、W_XN_{1-x}、Ti_XN_{1-x}、Ta_XN_{1-x} (但し、0 < x < 1) よりなる群から選択されたいずれかの金属材料からなる請求項1に記載の半導体装置。

- 5. 前記第3金属層は、Au、Cu、Al、Ptよりなる群から選択されたいずれかの金属材料からなる請求項4に記載の半導体装置。
- 6. 前記第1金属層は、前記第2金属層より仕事関数が大きい金属材料からなる請求項1に記載の半導体装置。
- 7. 前記第1金属層は、更に前記第3金属層より仕事関数が大きい金属材料からなる請求項6に記載の半導体装置。
- 8. 前記第2金属層の融点は、1000℃以上である請求項1に記載の半 導体装置。
- 9. 前記半導体層は、基板上に形成された複数の化合物半導体層からなる 多層構造上に形成されている請求項1に記載の半導体装置。
- 10. 前記基板は、サファイヤ基板、SiC基板、GaN基板よりなる群から選択されたいずれかの基板からなる請求項9に記載の半導体装置。
- 11. 前記半導体層が、 $Al_uGa_{1-u}N$ 層(但し、 $0 \le u \le 1$)からなる請求項 1 に記載の半導体装置。

- 12. 前記半導体層は、GaN系化合物半導体チャネル層上に形成された GaN系化合物半導体電子供給層である請求項1に記載の半導体装置。
- 13. 前記GaN系化合物半導体チャネル層はGaN及びInGaNよりなる群から選択される化合物半導体からなり、前記GaN系化合物半導体電子供給層はAlGaNからなる請求項12に記載の半導体装置。
- 14. 前記半導体層は、GaN系化合物半導体電子供給層上に形成された GaN系化合物半導体チャネル層である請求項1に記載の半導体装置。
- 15. 前記GaN系化合物半導体チャネル層はGaN及びInGaNよりなる群から選択される化合物半導体からなり、前記GaN系化合物半導体電子供給層はAlGaNからなる請求項14に記載の半導体装置。
- 16. 前記半導体層が、n型GaNチャネル層である請求項1に記載の半導体装置。
- 17. Ga_VAl_{1-V} (但し、 $0 \le v \le 1$) を III 族側元素の主成分としN を V 族側元素の主成分とする化合物半導体からなる半導体層と、該半導体層に接触するショットキー接合金属層とを含む半導体装置であって、

前記ショットキー接合金属層は、前記半導体層に接触する第1金属層 と、該第1金属層に接触する第2金属層とを含む積層構造からなり、

前記第1金属層は、前記第2金属層より融点が高い金属材料からなり、 前記第2金属層は、前記第1金属層より抵抗率が低い金属材料からな る半導体装置。

18. 前記第1金属層は、NiySi_{1-y}、Pt_ySi_{1-y}、Pd_yS

- i_{1-y} 、 Ni_yN_{1-y} 、 Pd_yN_{1-y} (但し、0 < y < 1) よりなる群から選択されたいずれかの金属材料からなる請求項17に記載の半導体装置。
- 19. 前記第2金属層は、Au、Cu、Al、Ptよりなる群から選択されたいずれかの金属材料からなる請求項18に記載の半導体装置。
- 20. 前記第1金属層は、 $Ni_{y1}Si_{1-y1}$ (但し、 $0.4 \le y1 \le 0.75$)、 $Pt_{y2}Si_{1-y2}$ (但し、 $0.5 \le y2 \le 70.5$)、 $Pd_{y3}Si_{1-y3}$ (但し、 $0.5 \le y3 \le 0.85$)、 $Ni_{y4}N_{1-y4}$ (但し、 $0.5 \le y4 \le 0.85$)、 $Pd_{y5}N_{1-y5}$ (但し、 $0.5 \le y5 \le 0.85$) よりなる群から選択されたいずれかの金属材料からなる請求項17に記載の半導体装置。
 - 21. 前記第2金属層は、Au、Cu、Al、Pt よりなる群から選択されたいずれかの金属材料からなる請求項 20 に記載の半導体装置。
 - 22. 前記第1金属層は、前記第2金属層より仕事関数が大きい請求項1 7に記載の半導体装置。
 - 23. 前記第1金属層の融点は、1000℃以上である請求項17に記載の 半導体装置。
 - 24. 前記半導体層は、基板上に形成された複数の化合物半導体層からなる多層構造上に形成されている請求項17に記載の半導体装置。
 - 25. 前記基板は、サファイヤ基板、SiC基板、GaN基板よりなる群から選択されたいずれかの基板からなる請求項24に記載の半導体装置。

- 26. 前記半導体層が、 $Al_uGa_{1-u}N$ 層(但し、 $0 \le u \le 1$)からなる請求項17に記載の半導体装置。
- 27. 前記半導体層は、GaN系化合物半導体チャネル層上に形成された GaN系化合物半導体電子供給層である請求項17に記載の半導体装置。
- 28. 前記GaN系化合物半導体チャネル層はGaN及びInGaNよりなる群から選択される化合物半導体からなり、前記GaN系化合物半導体電子供給層はAlGaNからなる請求項27に記載の半導体装置。
- 29. 前記半導体層は、GaN系化合物半導体電子供給層上に形成された GaN系化合物半導体チャネル層である請求項17に記載の半導体装置。
- 30. 前記GaN系化合物半導体チャネル層はGaN及びInGaNよりなる群から選択される化合物半導体からなり、前記GaN系化合物半導体電子供給層はAlGaNからなる請求項29に記載の半導体装置。
- 31. 前記半導体層が、n型GaNチャネル層である請求項17に記載の半 導体装置。
- 32. Ga_VAl_{1-V} (但し、 $0 \le v \le 1$) を III 族側元素の主成分とし NをV族側元素の主成分とする化合物半導体からなる半導体層と、該半導体層 に接触するショットキー接合電極とを含む半導体装置であって、

前記ショットキー接合電極は、前記半導体層に接触する第1金属層と、 該第1金属層に接触する第2金属層と、該第2金属層に接触する第3金属層と を含む積層構造からなり、

前記第1金属層は、Ni、Pt、Pd、NizSil-z、PtzSil-z、PtzSil-z、PdzSil-z、NizNl-z、PdzNl-z(但し、0<

z<1)よりなる群から選択されたいずれかの金属材料からなり、

前記第2金属層は、Mo、Pt、W、Ti、Ta、Mo_XSi $_{1-x}$ 、Pt_XSi $_{1-x}$ 、W_XSi $_{1-x}$ 、Ti_XSi $_{1-x}$ 、Ta_XSi $_{1-x}$ 、Mo_XN $_{1-x}$ 、W_XN $_{1-x}$ 、Ti_XN $_{1-x}$ 、Ta_XN $_{1-x}$ (但し、0 < x < 1) よりなる群から選択されたいずれかの金属材料からなり、

前記第3金属層は、Au、Cu、Al、Ptよりなる群から選択されたいずれかの金属材料からなる半導体装置。

33. Ga_VAl_{1-V} (但し、 $0 \le v \le 1$) を III 族側元素の主成分とし NをV族側元素の主成分とする化合物半導体からなる半導体層と、該半導体層 に接触するショットキー接合電極とを含む半導体装置であって、

前記ショットキー接合電極は、前記半導体層に接触する第1金属層と、 該第1金属層に接触する第2金属層とを含む積層構造からなり、

前記第1金属層は、 Ni_ySi_{1-y} 、 Pt_ySi_{1-y} 、 Pd_ySi_{1-y} 、 Ni_yN_{1-y} 、 Pd_yN_{1-y} (但し、0 < y < 1) よりなる群から選択されたいずれかの金属材料からなり、

前記第2金属層は、Au、Cu、Al、Ptよりなる群から選択されたいずれかの金属材料からなる半導体装置。

34. Ga_VAl_{1-V} (但し、 $0 \le V \le 1$) を III 族側元素の主成分とし NをV族側元素の主成分とする化合物半導体からなる半導体層と、該半導体層 に接触するショットキー接合電極とを含む半導体装置であって、

前記ショットキー接合電極は、前記半導体層に接触する第1金属層と、 該第1金属層に接触する第2金属層と、該第2金属層に接触する第3金属層と を含む積層構造からなり、

前記第1金属層は、Ni_{z1}Si_{1-z1} (但し、0.4 \le z1 \le 0.75)、Pt_{z2}Si_{1-z2} (但し、0.5 \le z2 \le 0.75)、Pd_{z3}Si_{1-z3} (但し、0.5 \le z3 \le 0.85)、Ni_{z4}N_{1-z4} (但し、

0. $5 \le z \ 4 \le 0$. 85) 、Pd_{z5}N_{1-z5} (但し、0. $5 \le z \ 5 \le 0$. 85) よりなる群から選択されたいずれかの金属材料からなり、

前記第2金属層は、Mo、Pt、W、Ti、Ta、Mo_XSi_{1-x}、Pt_XSi_{1-x}、W_XSi_{1-x}、Ti_XSi_{1-x}、Ta_XSi_{1-x}、Mo_XN_{1-x}、W_XN_{1-x}、Ti_XN_{1-x}、Ta_XN_{1-x} (但し、0 < x < 1) よりなる群から選択されたいずれかの金属材料からなり、


前記第3金属層は、Au、Cu、Al、Ptよりなる群から選択されたいずれかの金属材料からなる半導体装置。


35. $\operatorname{Ga_VAl_{1-V}}$ (但し、 $0 \le v \le 1$) を III 族側元素の主成分とし NをV族側元素の主成分とする化合物半導体からなる半導体層と、該半導体層 に接触するショットキー接合電極とを含む半導体装置であって、


前記ショットキー接合電極は、前記半導体層に接触する第1金属層と、 該第1金属層に接触する第2金属層とを含む積層構造からなり、


前記第1金属層は、 $Ni_{y1}Si_{1-y1}$ (但し、 $0.4 \le y1 \le 0.75$)、 $Pt_{y2}Si_{1-y2}$ (但し、 $0.5 \le y2 \le 70.5$)、 $Pd_{y3}Si_{1-y3}$ (但し、 $0.5 \le y3 \le 0.85$) 、 $Ni_{y4}N_{1-y4}$ (但し、 $0.5 \le y4 \le 0.85$) 、 $Pd_{y5}N_{1-y5}$ (但し、 $0.5 \le y5 \le 0.85$) よりなる群から選択されたいずれかの金属材料からなり、


前記第2金属層は、Au、Cu、Al、Ptよりなる群から選択されたいずれかの金属材料からなる半導体装置。





















8/15












12/15




13/15



14/15



15/15



INTERNATIONAL SEARCH REPORT

International application No. PCT/JP03/07676

A. CLASS Int.	IFICATION OF SUBJECT MATTER C1 ⁷ H01L29/47, H01L29/872, H011	L21/338, H01L29/812, H0	1L29/778		
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS	SEARCHED				
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01L29/47, H01L29/872, H01L21/338, H01L29/812, H01L29/778					
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922–1996 Toroku Jitsuyo Shinan Koho 1994–2003 Kokai Jitsuyo Shinan Koho 1971–2003 Jitsuyo Shinan Toroku Koho 1996–2003					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.		
X Y	JP 2001-156081 A (Matsushita 08 June, 2001 (08.06.01), Full text; Figs. 1 to 19 Full text; Figs. 1 to 19	Electronics Corp.),	1-13,16-28, 31-35 14,15,29,30		
X Y	(Family: none) JP 2000-277724 A (President of Technology et al.), 06 October, 2000 (06.10.00), Full text; Figs. 1 to 14 Full text; Figs. 1 to 14 (Family: none)	of Nagoya Institute of	1-3,6-17, 22-32 14,15,29,30		
			`		
Further documents are listed in the continuation of Box C. ** Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is taken alone document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 05 September, 2003 (05.09.03) Name and mailing address of the ISA/ See patent family annex. "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be combined with one or more other such document is taken alone "Y" document of particular relevance; the claim					
Japa	anese Patent Office	, service control			
Facsimile No.		Telephone No.			

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/07676

		101/01	03/0/0/0		
C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where appropriate, of the relev	Relevant to claim No.			
Х	JP 11-354817 A (The Furukawa Electric Co 24 December, 1999 (24.12.99), Full text; Figs. 1 to 5 (Family: none)	o., Ltd.),	1-3,6-9,11, 16,17,22-24, 26,31,32		
х	T. EGAEA et al., Recessed gate AlGaN/GaN modulation-doped field-effect transistors on sapphire, Appl.Phys.Lett., 03 January, 2000 (03.01.00), Vol.76, No.1, pages 121 to 123		1,2,3,6-13, 17,22-28,32		
x	Takashi EGAWA et al., Characteristics of Metal Semiconductor Field-Effect Transist Grown on a Sapphire Substrate by Metalore Chemical Vapor Deposition, Jpn.J.Appl.Phy April 1999, Vol.38,. Part 1, No.4B, page 2633	tor ganic ys.,	1-3,6-11,16, 17,22-26,31, 32		
,					
	·				
			2		

国際出願番号 PCT/JP03/07676 国際調査報告 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl' H01L29/47, H01L29/872, H01L21/338, H01L29/812, H01L29/778 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl' H01L29/47, H01L29/872, H01L21/338, H01L29/812, H01L29/778 最小限資料以外の資料で調査を行った分野に含まれるもの 1922-1996年 日本国実用新案公報 日本国公開実用新案公報 1971-2003年 日本国登録実用新案公報 1994-2003年 日本国実用新案登録公報 1996-2003年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) 関連すると認められる文献 関連する 引用文献の 引用文献名
及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 カテゴリー* JP 2001-156081 A (松下電子工業株式会社) 2001.06.08, 1-13, 16-28, X 全文、第1-19図 31-35 14, 15, 29, 30 Y 全文,第1-19図 (ファミリーなし) □ パテントファミリーに関する別紙を参照。 X C欄の続きにも文献が列挙されている。 * 引用文献のカテゴリー の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって 「A」特に関連のある文献ではなく、一般的技術水準を示す 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの 「E」国際出願日前の出願または特許であるが、国際出願日 「X」特に関連のある文献であって、当該文献のみで発明 以後に公表されたもの の新規性又は進歩性がないと考えられるもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 「Y」特に関連のある文献であって、当該文献と他の1以 日若しくは他の特別な理由を確立するために引用する 上の文献との、当業者にとって自明である組合せに 文献(理由を付す) よって進歩性がないと考えられるもの 「O」ロ頭による開示、使用、展示等に言及する文献 「&」同一パテントファミリー文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 16.09.03 国際調査を完了した日 国際調査報告の発送日 05.09.03 4M | 9171 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 日本国特許庁(ISA/JP) 長谷山 健

電話番号 03-3581-1101 内線 3462

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

0 (44.3)	BRIST Law 1 SERVE & Law referth	
C (続き). 引用文献の	関連すると認められる文献	関連する
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号
X	JP 2000-277724 A (名古屋工業大学長,外1名) 2000.10.06, 全文,第1-14図	1-3, 6-17, 22-32
Y	全文, 第1-14図 (ファミリーなし)	14, 15, 29, 30
х	JP 11-354817 A (古河電気工業株式会社) 1999.12.24, 全文,第1-5図 (ファミリーなし)	1-3, 6-9, 11, 16, 17, 22-24, 26, 31, 32
X	T.EGAEA et al., Recessed gate AlGaN/GaN modulation-doped field-effect transistors on sapphire, Appl. Phys. Lett., 3 January 2000, Vol. 76, No. 1, pages 121-123	1, 2, 3, 6-13, 17, 22-28, 32
X	Takashi EGAWA et al., Characteristics of a GaN Metal Semiconductor Field-Effect Transistor Grown on a Sapphire Substrate by Metalorganic Chemical Vapor Deposition, Jpn. J. Appl. Phys., April 1999, Vol. 38, Part 1, No. 4B, pages 2630-2633	1-3, 6-11, 16, 17, 22-26, 31, 32